o:788 Projektovanje parcijalno visokopouzdanih procesorskih polja : doktorska disertacija sr U cilju smanjenja uticaja defekta u procesu proizvodnje, a samim tim i povećanja prinosa, u ovom radu predložena je primena metoda za povećanje pouzdanosti dela arhitekture, označenog kao deo od najvećeg značaja za datu primenu. Za razliku od ET koncepta, kod koga je projektant svestan mogućnosti postojanja defekta, zna njegovu poziciju i uticaj, i ne menja svojstva arhitekture kako bi otklonio posledice defekta, kod predložene tehnike parcijalnog povećanja pouzdanosti projektant na sistematski način određuje uticaje defekta na delove arhitekture i određuje koje delove treba projektovati kao visoko pouzdane. Ovakvim kompromisom dveju tehnika uveden je novi stepen slobode kod projektovanja sistema, koji rezultuje arhitekturom parcijalno tolerantnom na defekte. Umnoženo za odbranu. Univerzitet u Nišu, Elektronski fakultet, 2010.Bibliografija: str. 173-184. 533499286 91552101 812 91552100 533499286 2014-03-10T09:58:45.053Z 45 no 46 mentor Ćirić Vladimir 1977- Ćirić Vladimir 1977- 2010 63 mentor Ivan Milentijević 2010 PDF/A (206 listova) 3124273 http://phaidrabg.bg.ac.rs/o:788 no yes 4 2014-03-10T09:58:45.320Z 70 Računarska arhitektura Procesorska poljaDSP algoritmisistolička poljasemi-sistolička polja 004.2:004.31(043.3) 1738 18A03 2010